Pagina 4 di 9
Xtremehardware
La nuova risorsa italiana di hardware e overclock
Recensioni su Processori - CPU
Unità intera
In figura è visibile un diagramma semplificato delle due pipeline intere contenute in un modulo Bulldozer.
Ognuno dei due core è dotato di uno scheduler unificato delle istruzioni, capace di eseguire le istruzioni non appena i dati e le unità esecutive necessarie sono pronte. Le unità di esecuzione sono 4, di cui due capaci di eseguire istruzioni di calcolo indirizzo e istruzioni aritmetico logiche semplici (AGen), una in grado di eseguire istruzioni aritmetiche complesse, nonché moltiplicazioni (Ex, MUL) ed una in grado di eseguire istruzioni aritmetiche complesse, nonché divisioni (Ex, DIV). Ogni unità è dotata di una cache dati L1 da 16KB, con politica di scrittura write through e prevalentemente esclusiva rispetto alla cache L2, di una TLB dati da 32 pagine fully associative e una unità di load/store completamente out of order, capace di eseguire due letture a 128 bit e una scrittura a 128 bit per ciclo, con una coda di 40 posizioni in lettura e 24 in scrittura.